معماری RISC-V
معماری RISC-V یک مجموعه دستورالعمل کامپیوتری (ISA) باز و متن باز است که بر پایه اصول ساده سازی شده ی معماری های RISC طراحی شده است. این معماری برخلاف بسیاری از معماری های مشابه که مالکیت آن ها در اختیار شرکت های خاص است، به صورت رایگان در دسترس عموم قرار دارد و توسعه دهندگان می توانند بدون نیاز به پرداخت حق امتیاز از آن استفاده کنند یا حتی آن را متناسب با نیازهای خود تغییر دهند. هدف اصلی از طراحی RISC-V ارائه یک استاندارد باز، انعطاف پذیر و قابل توسعه برای ساخت پردازنده هایی است که هم در دستگاه های ساده مانند ساعت های هوشمند و حسگرها و هم در سیستم های پیچیده تری چون رایانه ها و سرورها مورد استفاده قرار گیرند. سادگی در طراحی و اجرای دستورالعمل ها باعث شده است که RISC-V نه تنها از نظر مصرف انرژی بهینه باشد، بلکه در حوزه هایی مانند محاسبات با کارایی بالا و حتی بلاک چین نیز مورد توجه قرار گیرد.
اتریوم در مسیر تحول با معماری متن باز RISC-V
ویتالیک بوترین، یکی از بنیان گذاران اتریوم، در تازه ترین پیشنهاد خود، ایده ای را مطرح کرده که می تواند ساختار اجرایی این شبکه را به طور اساسی دگرگون کند. او در انجمن توسعه دهندگان اتریوم موسوم به Ethereum Magicians در تاریخ ۳۱ فروردین، پیشنهاد داده است که ماشین مجازی اتریوم با معماری باز و متن باز RISC-V جایگزین شود. به گفته ی بوترین، این تغییر می تواند به شکل قابل توجهی عملکرد و سادگی لایه اجرای اتریوم را بهبود ببخشد؛ بخشی که مسئول اجرای کدهای قراردادهای هوشمند در سراسر شبکه اتریوم است.